1/5/3

DIALOG(R) File 347: JAPIO

(c) 2006 JPO & JAPIO. All rts. reserv.

01812897 \*\*Image available\*\*
SEMICONDUCTOR MEMORY DEVICE

PUB. NO.: 61-026997 [ **JP 61026997** A] PUBLISHED: February 06, 1986 (19860206)

INVENTOR(s): SAKURAI TAKAYASU

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 59-149175 [JP 84149175] FILED: July 18, 1984 (19840718) INTL CLASS: [4] G11C-011/40; H01L-027/10

JAPIO CLASS: 45.2 (INFORMATION PROCESSING -- Memory Units); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL: Section: P, Section No. 471, Vol. 10, No. 180, Pg. 39, June

24, 1986 (19860624)

# ABSTRACT

PURPOSE: To accomplish the high integration by connecting a source of a MOSFET to a power source voltage impressing point at a low potential level.

CONSTITUTION: A source of MOSFET11 is connected to a power source voltage impressing point VSS at a low potential level. A drain of the MOSFET11 and a gate of a MOSFET12 are connected at a node 13, while a drain of an FET12 and a gate of an FET11 are connected at a node 15. Moreover a drain of a MOSFET18 is connected to the node 13. For instance, in case of data reading, a word line WL goes to one level because the nodes 13 and 15 come to a voltage VDD and a VSS, respectively, in ''1'' reading. Even when an FET18 is turned on, a bit line BL keeps the level of the VDD as it is. In case of ''0'' writing, the bit line BL is dropped to the level of the voltage VSS, and then the line WR is made to fall to the voltage VSS. Thus, the nodes 13 is written at the voltage VSS level, while the node 15 is dropped by a coupling due to a gate capacity of the FET11, and written at the voltage VDD level.

10 特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭61-26997

2 1 2 2 3

@Int.Cl.4

識別記号

庁内整理番号

砂公開 昭和61年(1986)2月6日

G 11 C 11/40 H 01 L 27/10 7230-5B 6655-5F

審査請求 有 発明の数 2 (全9頁)

**公発明の名称** 半導体記憶装置

②特 願 昭59-149175 ②出 願 昭59(1984)7月18日

70 発 明 者 桜 井 貴 康 fn出 類 人 株 式 会 社 東 芝 川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

川崎市幸区堀川町72番地

R代 理 人 弁理士 鈴江 武彦 外2名

明和一样

1,発明の名称

半導体配伍装置

2. 特許請求の範囲

(1) ソースが第1の電源電圧印加点に接続され る第1のトランジスタと、情報書き込み時にパル ス的に駆動される情報書き込み切御線と、ソース が上記情報書き込み制御線に接続される第2のト ランジスタと、上記第1のトランジスタのドレイ ンとと記算2のトランジスタのゲートが接続され る第1の節点と、上記第2のトランジスタのドレ インと上記第1のトランジスタのゲートが接続さ れる第2の節点と、上記第1の節点および第2の 電源電圧印加点との間に挿入される第1の負荷素 子と、上記第2の節点および上記第2の電源電圧 印加点との間に挿入される第2の負荷菓子と、上 記第1の節点にドレインが接続される第3のトラ ンジスタと、上記第3のトランジスタのゲートが 接続されるワード様と、上記第3のトランジスタ のソースが接続されるピット輸とを具備したこと

を特徴とする半導体記憶装置。

(2) ソースが第1の電源電圧印加点に接続され る第1のトランジスタと、情報書き込み時にパル ス的に駆動される情報費き込み制御額と、ソース が上記情報書き込み制御線に接続される第2のト ランジスタと、上記第1のトランジスタのドレイ ンと上記第2のトランシスタのゲートが接続され る第1の節点と、上記第2のトランジスタのドレ インと上配第1のトランジスタのゲートが接続さ れる第2の節点と、上配第1の節点および第2の 電源電圧印加点との間に挿入される第1の負荷素 子と、上記第2の節点および上記第2の電源電圧 印加点との間に挿入される第2の負荷素子と、上 記第1の節点にドレインが接続される第3のトラ ンジスタと、上記第3のトランジスタのゲートが 接続されるワード線と、上記第3のトランジスタ のソースが接続されるピット値とからなるメモリ セルを行方向および列方向に配列し、向一行に配 列された上記メモリセルの第3のトランジスタの ゲートを複数のワード線のうち対応するものに共

通接続し、同一列に配列された上記メモリセルの第3のトランジスタのソースを複数のピット線のうち対応するものに共通接続し、同一行に配列された上記メモリセルの第1のトランジスタのソースを複数の情報書き込み制御線のうち対応するものに共通接続するように構成したことを特徴とする半導体配億装置。

## 3. 発明の詳細な説明

#### [発明の技術分野]

この発明は半導体スタティック記憶装置に係り、 特に大容量の記憶装置に使用されるものである。 [発明の技術的背景]

世来、半導体スタティック記憶装置(以下、スタティックメモリと称する)に用いられているメモリセルは、6トランジスタ構成のものや4トランジスタ構成のものが一般的である。ところが、 最近ではわずか3個のトランジスタ構成のスタティック型メモリセルが開発されている。

第6図は上記3トラングスタ構成のスタティッ

`ク型メモリセルの回路図である。このセルは、M OSトランジスタ 11および 12のソースを共通に接 続し、このソース共通接統点を積報器を込み制御 糠(ライト橡)WRに接続し、MOSトランジス タ11のゲートおよびドレインをMOSトランジス タ 12のドレインおよびゲートに交互に接続し、M OSトランジスタ11のドレインとMOSトランジ スタ12のゲートが接続されている節点13と電源電 圧 V n n との間に負荷としての抵抗14を挿入し、 周様にMOSトランジスタ12のドレィンとMOS トランジスタ11のゲートが接続されている節点15 と電源電圧Vpp との間に負荷としての抵抗16を **挿入して双安定回路17を構成し、さらに上記MO** Sトランジスタ11のドレインにMOSトランジス タ 18のドレインを接続し、このMOSトランジス タ18のソースをピット線BLに、ゲートをワード 植WLにそれぞれ接続して構成されている。なお、 上記名トランジスタ11。12、18はすべてNチャネ ルのものであるとする。またこれらトランジスタ のしきい値電圧はVェであるとする。

第7図は、上記メモリセルのデータ読み出し時の主要な納御信号および主要な節点の動作放形の概略を示すタイミングチャートである。ここでは一例としてワード線WLの \*1 \*\* レベルが電源電圧 V p p よりも V 1 だけ大きくされている場合を考える。このとき、節点 13に V p p がそのまま出力されるためには、上記 V 1 は、

V I > V τ … 1
を満たすことが望ましい。第7図では、節点13、15にもともと"1"レベルが配像されている場合("1"ストア)と、"0"レベルが配像されている場合("0"ストア)とに別けて示ししまった。第7図に従ってまずデータ読み出し時の動作を表える。"1"読み出し("1"リード)では、節点13は V D D D + V I になってトランジスク18がオンしても、"0"リード)のとき、「0"になってトランジスク18がオン

と、ピット韓BLからトランジスタ18、11を通してライト韓WRに電流が流れ、ピット韓BLのレベルはVssに向かって落ちていく。従って、節点13のレベルは夏高V。まで浮く。ここで節点15のVsゥレベルを下げないために、V。は、

V a < V т ... 2

を満たすことが望ましい。これはトランジスタ 18. 11のコンダクタンス比を適当に選ぶことによって 実現される。

第8回は、上記メモリセルのデータ書き込み時の主要な制御信号および主要な「の動作な変形の関略を示すタイミングチャートである("1" ストでもと"1" が記憶されている場合("1" ストア)について考える。ライト線形点13はトランになる。ロードのよりカップで、クロロードのではない。ロードは、クロロードを表している。では、クロロードである。15はマロロードでは、アウロロードである。15はマロロードでは、アウロロードである。18がオンし、節点13は

他方、もともと"O"が記憶されている場合 ("O"ストア)の動作は次の通りである。"1" ストアの時と同様、ライト線WRがVooになる ことにより、筋点15はVooレベルになる。この 後、ワード線WLがVoo+Voになり、トラン シスタ18がオンする。この後、"1"書き込みの 場合にはピット線 B L を V p p のままでライト 駅 W R を V s s に低下させ、節点 13を V p p に . 節点 15を V s s にそれぞれ設定する。ライト 駅 W R のレベルが W p p p か点 15のレベルが V p p s から点 13の方にはトランジスタ 18を通してピット 線 B L が接続されているので、最終的に節点 13を V p p c に、節点 15を V s s にそれぞれすることができる。

"O" 歯き込みの場合にはピット線 B L を V s s レベルに低下させ、これと同時かやや遅れ たタイミングでライト線 W R を V s s に低下させ る。これにより、節点 13 は V s s に、また節 点 15 はトランシスタ 11のゲート容量によるカップ リングで引き下げられ、 V p p レベルにそれぞれ 圏 き 込まれる。これにより、"O" ストアの場合のデータ m き込みが行われる。

第9図は上記第6図のセルの動作を、回路シミュレータSPICEを用いてシミュレーションした場合の詳細なタイミングチャートである。ここ

では、始め即点13で"1"のデータが配信されている状態から50 n S 、の時頃が経過するまでの期間に"〇"のデータが各さ込まれ、次の 100 n S .までの期間に再び"1"のデータが含さ込まれている。各番き込み動作の前にはデータの読み出し動作が挿入されているが、すべて正常動作していることがわかる。

第10図は上記第6図のように構成されているセルを行方向および列方向に配列した際の一部分の回路図であり、第11図はこの回路を実際に集積化した場合のバターン平面図である。ここでは4個のメモリセルMik、Mil、MJk、MJ トランジスタ 111. 121. 131. 141は前配第6図中のトランジスタ 111. 121. 131. 141は前配第6図中のトランジスタ 11に対応し、各トランジスタ 12に対応し、各トランジスタ 113. 123. 133. 143は周じくトランジスタ 18に対応している。また節点M1は前配節点15にそれぞれ対応している。

第 11図において、 200は上記トランジスク 1111 および 121の共通ソース領域となる N 型不純物を含む拡散領域、 201は上記トランジスタ 111および上記トランジスタ 113の共通ドレイン領域となる N 型不純物を含む拡散領域、 202は上記トランジスタ 112の ソース領域となる N 型不純物を含む拡散領域、 204は上記トランジスタ 113のソース領域となる N 型不純物を含む拡散領域、 204は 上記トランジスタ 113のソース領域となる N 型不純物を含む拡散領域、 205は上記トランジスタ

121および上記トランジスタ 123の共通ドレイン 領域となるN型不純物を含む拡散領域、 208は上記トランジスタ 122のドレイン領域となるN型不 純物を含む拡散領域、 207は上記トランジスタ 122のソース領域となるN型不純物を含む拡散領域、 208は上記トランジスタ 123のソース領域と なるN型不純物を含む拡散領域、 300は上記トランジスタ 131および 141の共通ソース領域と なるN型不純物を含む拡散領域、 301は上記トラン スタ 131および上記トランジスタ 133の共通ドレ

イン領域となるN型不輔物を含む拡散領域、 302 は上記トランジスタ 132のドレイン領域となるN 型不純物を含む拡散領域、 303は上記トランジス タ 132のソース領域となるN型不純物を含む拡散 領域、 304は上記トランジスタ 133のソース領域 となるN型不純物を含む拡散領域、 305は上記ト ランジスタ 141および上記トランジスタ 143の共 通ドレイン領域となるN型不純物を含む拡散領域、 306は上記トランジスタ 142のドレイン領域とな るN型不純物を含む拡散鍛城、 307は上記トラン ジスタ 142のソース領域となるN型不能物を含む 拡散額域、 308は上記トランジスタ 143のソース 額域となるN型不純物を含む拡散領域、 401は上 記トラングスタ 111のゲート配線となる多結晶シ リコン裔、 402は上記トランジスタ 112のゲート 配線となる多結晶シリコン層、 403は上記トラン ジスタ 121のゲート配線となる多結晶シリコン層、 404は上記トランジスタ 122のゲート配線となる 多桔晶シリコン層、 405は上記トランジスタ 113 と 123のゲート配像および前記ワード線WLIと

なる多結晶シリコン圏、 406は上記トランジスター131のゲート配替となる多結晶シリコン圏。 407は上記トランジスター132のゲート配線となる多結晶シリコン圏。 409は上記トランジスター141のゲート配線となる多結晶シリコン圏。 409は上記トランジスター141のゲート配線となる多結晶シリコン圏。 409は上記トランジスター133と 143のゲートの配線があるからにはいからに上記を拡散領域 200。 203。 207を接続するコンタクト部、 514。 515。 516は、図前記のイト線WR」に上記を拡散領域 300。 303。

307を接続するコンタクト部、 517、518 、519 、520 は、上記各拡散領域 204、 304、 208、 308を図示しない例えばアルミニュームなどで構成される前記ピット繰BLに接続するコンタクト部である。なお、第11図において前記負荷抵抗の表示は省略した。

# [背原技術の問題点]

ところで第11図において、パターンの中央部には2つのコンタクト部 511、 514が独立して設けられている。これは、この2つのコンタクト部 511、 514を1つのまとめてしまうと、ライト 線WRIとWRJとが同電位になってしまい、第10図の回路が実現されないからである。このため、前記第6図のセルを用いて集積化されるメモリでは、パターン中央に2個のコンタクト部を設ける必要があるので、その分だけ占有面積が大きくなり、十分に路漿積化が達成されないという欠点がある。

# [発明の目的]

この発明は上記のような事情を考慮してなされたものであり、その目的は高集積化が実現できる 半導体配包装置を提供することにある。

#### 「発明の概要]

上記目的を選成するためこの発明にあっては、 1 四のメモリセルを、ソースが低電位のの名標電圧印加点に接続される第 1 の M O S トランジスタ

と、情報書き込み時にパルス的に駆動されるライ ト 檫 と 、 ソ - ス が 上 記 ラ イ ト 線 に 接 続 さ れ る 第 2 のMOSトランジスタと、上記第1のMOSトラ ンジスタのドレインと上記第2のMOSトランジ スタのゲートが接続される第1の節点と、上記第 2のMOSトランジスタのドレインと上記第1の MOSトランジスタのゲートが接続される第2の 節点と、上記第1の節点および高電位の電源電圧 印加点との間に挿入される第1の負荷茶子と、上 記第2の節点および上記商電位の電源電圧印加点 との間に挿入される第2の負荷素子と、上記第1 の節点にドレインが接続される第3のMOSトラ ンシスタと、上記第3のMOSトランジスタのゲ ートが接続されるワード線と、上記第3のMOS トランジスタのソースが接続されるピット棉とで **槻成することにより、メモリセルを複数個祭積化** する際に1個当りのパターン面積を従来よりも稲 小化している。

## 〔発明の実施例〕

以下、図面を参照してこの発明の一変遊例を説

明ずる。

第1図はこの発明に係る半導体配便装置の1個のメモリセルのみの構成を示す回路図である。この実施例のメモリセルが前記第6図のものと異なるところは、MOSトランジスタ11のドレインを前記ライト線WRに接続する代わりに、VBB電圧印加点に接続するようにしたものである。

れ、ピット 御 B L の レベルは V s s に 向かって 落ちていく。 徒って、 節点 13の レベルは 最高 V s まで P く。 ここで 節点 15の V p p レベルを下げないために、 V s は、

Vo < Vr … 2 を満たすことが望ましい。これはトランジスタ 18. 11のコンダクタンス比を適当に選ぶことによって まほされる

Vssに戻す。"1" 包き込み("1" ライト)のときはトラン ジスタ 18がオン していることにより節点 13が Vss に 不れぞれ設定され、"O" 包き込み("O" ライト)のときはピット 棟 B しが Vss に 低下する ことにより節点 13は Vss に 、 節点 15はトラン ジスタ 11の ゲート 容量の カップ リングによって Vpp ー Vs なるレベルにそれぞれ設定される。 これは時間が程づければ低抗 16を過じて Vpp レベルになる。これで裏き込みが終了する。

他方、もともと"O"が記憶されている場合
("O"ストア)の動作は次の適りである。"1"
ストアの時と同様、ライト線WRがVppになる。この後、ワード線WLがVppになり、からこの後、"1" 書き込みの 場合にはピット線BLをVppのままでライト線 WRをVesに低下させ、節点13をVppに、即点15をVesによれてれ段定する。ライト線WR 節点15のレベルが V s s + V 2 になっているが、 節点13の方にはトランジスタ 18を適してピット線 BLが接続されているので、最終的に節点13を V D D に、節点15を V s s にそれぞれすることが できる。

"O"書き込みの場合にはピット線BLをVssレベルに低下させ、これと同時かやや遅れたタイミングでライト線WRをVssに、またが点15はトランジスタ11のゲート容量によるカップリングで引き下げられ、Vppレベルにそれぞれ豊き込みが行われる。このように、この実施のメモリセルは前記第6図のものと同様に動作さる。

しかもこの実践例のメモリセルでは、トランジスタ 11のドレインを V B B に接続しているので、 節点 15とライト 幅 W R との間のカップリングキャ パシタンスを第6回のものよりも小さくすることができ、これによりライト線 W R の電位が変動し た時に節点 15 が受ける影響を少なくでき、従って 安定な動作を実現することができる。

第2図は上記第1図のセルの動作を、回路シミュレータSPICEを用いてシミュレーションした場合の辞報なタイミングチャートである。このタイミングチャートは前記第9図のものとほぼ同じであり、このことはこのメモリセルが正常にデータの包含込みおよび読み出し動作を行なっていることを示している。

第3図は上記第1図のように構成されているセルを行方向および列方向に配列した際の一部分の回路図であり、第4図はこの回路を実際に集積化した場合のバターン平面図である。ここでは前記第10図、第11図と同様に4個のメモリセルMIK、MII、MJK、MJIのみが示されている。なお、第11図では前記負荷抵抗の表示が省略されている。各セルMにおいて各トランジスタ 111.

121, 131, 141は前記第1図中のトランジスタ 11に対応し、各トランジスタ 112, 121, 132, 142は同じくトランジスタ12に対応し、各トラン ジスタ 113、 123、 133、 143は同じくトランジスタ 18に対応している。また節点M 1 は前配節点 13に、節点M 2 は前記節点 15にそれぞれ対応している。また第 4 図において前配第 11図と対応する箇所には同一符号を付して説明を行なう。この第 4 図のものが前配第 11図と異なっているところは、トランジスタ 111。 121、 131、 141のドレイン傾域となる前配拡散領域 200と 300が 1 つの拡散領域 600にまとめられている点である。そしてこの拡散領域 600は、例えばアルミニュームなどで構成されている V 8 8 の供給線(図示せず)に対し、1 つのコンタクト部 601を介して接続されている。

上記第4図のパターン平面図と前記第11図のものとを比較すると、第4図の方がVss 供給線を上下のセルで共用できるので、パターン的に 1 セル当りの占有面積を小さなものにできる。しかも、Vss 供給線が各セル付近を通っているので、 遊板にこのVss 電圧を落とすことができ、これにより基板が電気的に安定化されて、安定したメモ

リの動作が得られる。

また複数個のメモリセルを配列してメモリを構 成する際に、第3図のようにメモリセルM内のト ランジスタ18のゲートを同一行に配列されている もの毎に対応するワード線WLに共通に接続し、 メモリセルM内のトランジスタ12のソースを同一 行に配列されているもの毎に対応するライト線W Rに共通に接続し、さらにメモリセルM内のトラ ンシスタ18のドレインを周一列に配列されている もの毎に対応するピット線BLに共通に接続する ことによって (ただしメモリセルMの配列方向 は、図中横方向を行方向、縦方向を列方向として いる)、非選択のメモリセルMの配億データ破壊 を防止することができる。これは、第3回回路を、 メモリセルM内のトランジスタ 12のソースを同一 列に配列されているもの毎に対応するライト線W Rに共通接続するように変えた場合、例えばメモ リセルMikにデータ色き込みを行なう際にワー ド雄WLiを前記のようにVun + Vュ のレベル に設定するものであるが、メモリセルMik、M

JKが接続され、梃方向に走るライト線WRもラ イトパルス信号を印加してVppレベルにしなけ ればならない。このようなことが遺跡して記こっ たり、ライトバルス信号のバルス幅がかなり大き い場合には、上記選択されたメモリセルMikと 同一列に配列、非選択状態の他のメモリセルでは トランジスタ11、12のソースに、零価的にVBB レベルの電圧が長期間印加されない事態が発生す る。するとメモリセルの記憶データが破壊されて しまう。ところが、第3図のように、同一列に配 列されているメモリセル毎にライト息及びワード 梯それぞれを共通接続することにより、非選択状 娘の各メモリセルには、それぞれ対応するライト **娘からVss レベルを印加できるので、これら非** 選択状態のメモリセルにおいてデータが破壊され る恐れがなくなる。

なお、この発明は上記の一実施例に限定されるものではなく、種々の変形が可能であることはいうまでもない。例えば、上記策施例では各メモリセルを3個のMOSトランジスタで体成する場合

# 特開昭61-26997(ア)

について説明したが、これは例えば第5回に示すように前記負荷抵抗14、16の代わりにノーマリーオン型のMOSトランジスタ24、26を用いるような構成にしてもよい。ただしこの場合には1セル当りのトランジスタの数が増加するので第1回の場合よりは集積度が低下する。また上記負荷抵抗14、16の代わりにPチャネルのMOSトランジスタを用いた5トランジスタ構成のセルも使用可能である。

また、上記変施例のメモリの動作波形については第7回および第8回と同様であるが、ライトパルス信号の時間的位置とワード線の信号の関係等はこのままでなくともよい。

## [発明の効果]

以上説明したようにこの発明によれば、高集積化が実現できる半導体記憶装置を提供することができる。


## 4. 図面の簡単な説明


第1回はこの発明の一変筋例に係る半導体配億 装置の1つのメモリセルの構成を示す回路図、第

第1図


11. 12. 18 ··· M O S トランジスタ、14. 16 ··· 抵抗、17 ··· 双安定回路、W L ··· ワード線、B L ··· ビット線、W R ··· ライト線、M ··· メモリセル。


#### 出顺人代理人 弁理士 鈴红武彦






第 5 図







第6图




第 7 図




第 9 図



第8問



第11図



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.